工程与计算 · OECD FoS 2.2 · 教育部 1401 集成电路科学与工程
电子与芯片设计
Electronics & chip design
L2局部突破 ↑ 上升 综合分 1.90 · 上次复审 2026-10-21 · 下次复审 2027-01-19
最大突破 2026-08-26 AI 影响 · 重要学科影响 · 重要
Architect Labs Redwood：AI 两周内从零设计、验证并在 FPGA 上部署 AI 加速器（arXiv 2608.26418） ↗
RTL、验证、固件全部由 AI 生成，运行十亿参数模型推理；尚未流片
分级理由
强化学习芯片布局（AlphaChip）用于多代 TPU（Nature 2021），但可复现性遭质疑（CACM 复评）；2026 年 Synopsys 推进智能体 EDA，AMD 评估称调试周期缩短 25–40%（厂商口径）。
S = 0.30·method + 0.35·discovery + 0.25·adoption + 0.10·education（教育缺证据时记 0 分；若为空则按其余权重归一）
依据来源
- nature.com/articles/s41586-021-03544-w
- doi.org/10.1145/3676845
- news.synopsys.com/2026-07-27-Synopsys-Advances-Agentic-AI-Chip-Design-with-AMD-and-Microsoft
综合分 1.5–2.49：至少一项经同行评审或官方验证、AI 起关键作用的成果，或某一维度已达到 3 分；但常规工作流整体未变。 全部分级标准 →
研究方向
布局布线验证与调试智能体RTL 生成
论文
- Redwood: A Frontier AI Accelerator Designed, Verified, and Deployed from Scratch in 2 Weeks by AI Architect Labs Redwood：AI 两周内从零设计、验证并在 FPGA 上部署 AI 加速器（arXiv 2608.26418）
RTL、验证、固件全部由 AI 生成，运行十亿参数模型推理；尚未流片
2026-08-26 · arXiv
- Reevaluating Google’s Reinforcement Learning for IC Macro Placement 复评 Google 强化学习宏单元布局（CACM）
独立复评质疑原论文方法与结论，是重要反证
2024-10-25 · Communications of the ACM
- ChipNeMo: Domain-Adapted LLMs for Chip Design ChipNeMo：领域适配大模型用于芯片设计（NVIDIA，arXiv 2311.00176）
芯片企业内部首次系统报告大模型用于设计助手、EDA 脚本与缺陷分析
2023-10-31 · arXiv
- A graph placement methodology for fast chip design 强化学习芯片布局（Nature）
强化学习数小时生成芯片布局，用于多代 TPU；可复现性遭质疑
2021-06-09 · Nature
- HAWK：面向 GPU–NPU 预填充/解码分离推理的异构感知 KV Cache 传输 HAWK: Heterogeneity-Aware KV Cache Transfer for Efficient GPU-NPU Phase-Disaggregated LLM Inference
预填充放在 GPU、解码放在 NPU，并优化两者间的 KV Cache 传输，提高异构硬件上的大模型推理效率。
2026-10-21 · arXiv · Junhyeok Park, Jungeun Yoon, Kyungmin Kim, Hunsoon Lee
- 用强化学习在异构多加速器系统上调度硬/软实时 DNN 推理 Hard and Soft Real-Time DNN Inference Scheduling on Heterogeneous Multi-Accelerator Systems via Reinforcement Learning
在线强化学习调度器生成候选调度，配合确定性安全层保证硬实时任务截止期，同时优化软实时任务服务质量。
2026-10-21 · arXiv · Francesco Giulio Blanco, Enrico Russo, Giuseppe Ascia, Davide Patti
- E-Layout：用强化学习优化的等式饱和图检索增强生成做版图阶段逻辑重构 E-Layout: Layout-Stage Logic Restructuring via RL-Optimized Equality-Saturated Graph Retrieval-Augmented Generation
在版图阶段而非综合阶段重构逻辑结构，突破仅靠插缓冲和调尺寸的优化空间限制。
2026-10-19 · arXiv · Wenji Fang, Rongjian Liang, Yi-Chen Lu, Cunxi Yu
- 共享 DRAM 的 GPU 与近存处理混合架构，用于高效的预填充-解码分离 A Hybrid GPU and Processing-Near-Memory Architecture with Shared DRAM for Efficient Prefill-Decode Disaggregation
提出 GPU 与近存计算共享 DRAM 的架构，缓解大模型推理预填充算力型与解码访存型的不匹配。
2026-10-19 · arXiv · Sanghyeok Han, Inseong Choi, Byungkuk Yoon, Gyeonghwan Park
- 用于神经网络向量存储的叠加模拟存储器 Superposed analog memory for vector storage in neural networks
演示在单个模拟存储阵列中以分布式叠加方式存储多个向量，通过存内矩阵向量乘法读出，提高存储密度。
2026-10-19 · arXiv · Athanasios Vasilopoulos, Patrick Diener, Michael Hersche, Abbas Rahimi
- 面向大模型推理的类 MX 张量核：通过软硬件协同设计探索集成 NPU MX-Like Tensor Core for LLM Inference with NPU Integration via Hardware-Software Co-Design Exploration
系统探索块缩放量化格式的设计空间，联合评估精度与芯片面积，寻找边缘 NPU 部署大模型的帕累托最优配置。
2026-10-19 · arXiv · Zijun Zhao, Ruichu Ao, Stef Cuyckens, Marian Verhelst
- 3D-MoE：面向三维堆叠近存计算的 MoE 解码软硬件协同设计 3D-MoE: Complementarity-Guided Hardware-Software Co-Design for MoE Decode on 3D-Stacked NMP
利用不同领域 token 路由造成的专家负载此消彼长（“专家互补性”），离线分组并做局部性感知映射，在 3D 堆叠 DRAM 近存处理上平衡 MoE 解码负载。
2026-10-19 · arXiv · Yudong Pan, Lian Liu, Shixin Zhao, Yintao He
- 学接口而非实现：大模型生成 RTL 时输出表示比训练方式更重要 Learn the Interface, Not the Implementation: Output Representation Dominates Training Regime in LLM-Based RTL Generation
在 ECC 存储包装器生成任务上固定数据与验证器，发现输出表示层级比七种训练方式对结果影响更大。
2026-10-19 · arXiv · Siddharth Patel, Vikram Singh, Siddharth Savyasachi Malu, Rohit Singh
- 近约 30 天来自 arXiv、bioRxiv、medRxiv、OpenAlex；要点由本站根据摘要撰写。
里程碑 8
大号发光节点是飞跃性突破： AI 飞跃 冷色 · 学科飞跃 暖色 · 双环 = 两者都是
-
基准
ChipAgents 与 NVIDIA 推出 Build-A-Chip-Bench：从规格到 GDS 的端到端芯片设计智能体基准AI：覆盖 RTL、验证、综合、物理实现与签核；学科：初步结果显示智能体功能验证通过率约 40%，满足 PPA 目标仅约 10%
ChipAgents厂商自述 -
系统发布
Architect Labs Redwood：AI 两周内从零设计、验证并在 FPGA 上部署 AI 加速器（arXiv 2608.26418）RTL、验证、固件全部由 AI 生成，运行十亿参数模型推理；尚未流片
arXiv厂商自述预印本 -
系统发布
Verkor Design Conductor：智能体从 219 词规格 12 小时生成可布局的 RISC-V CPU（仅仿真，未流片）首次由自主智能体完成从规格到 GDSII 的完整 CPU；但未制造实物，作者估计仍需 5–10 名专家指导
Tom’s Hardware厂商自述
这个筛选下没有里程碑。
更多论文与仓库 5
| 类型 | 标题 | 日期 |
|---|---|---|
| 论文 | Redwood: A Frontier AI Accelerator Designed, Verified, and Deployed from Scratch in 2 Weeks by AI 预印本 | 2026-08-26 |
| 论文 | Reevaluating Google’s Reinforcement Learning for IC Macro Placement | 2024-10-25 |
| 论文 | ChipNeMo: Domain-Adapted LLMs for Chip Design 预印本 | 2023-10-31 |
| 论文 | A graph placement methodology for fast chip design | 2021-06-09 |
| 仓库 | google-research/circuit_training 待核实 | — |
最新新闻 7
- ChipAgents Expands AI Across Chip Design. The Test Is Faster, Verified Results
SemiWiki于2026-10-20发布的文章，涉及AI 芯片硬件，原题《ChipAgents Expands AI Across Chip Design. The Test Is Faster, Verified Results》，详见原文链接。
SemiWikien - A Composable Thermal Solver For Heterogeneous 2.5D/3D-IC Packages (Cadence, Notre Dame)
Semiconductor Engineering于2026-10-19发布的文章，涉及AI 芯片硬件、AI 教育，原题《A Composable Thermal Solver For Heterogeneous 2.5D/3D-IC Packages (Cadence, Notre Dame)》，详见原文链接。
Semiconductor Engineeringen - Physics AI pushes chip design beyond traditional simulation
SiliconANGLE AI于2026-10-17发布的文章，涉及AI 芯片硬件、AI 商业融资，原题《Physics AI pushes chip design beyond traditional simulation》，详见原文链接。
- Vinci targets faster chip design and simulation with physics-driven AI
SiliconANGLE AI于2026-10-16发布的文章，涉及AI 芯片硬件、AI 商业融资，原题《Vinci targets faster chip design and simulation with physics-driven AI》，详见原文链接。
SiliconANGLE AIen - NVIDIA and Semiconductor Leaders Advance AI Across Chip Design and Manufacturing for AI-Defined Fabs
NVIDIA Newsroom于2026-10-15发布的文章，涉及AI 芯片硬件、AI 软件开发，原题《NVIDIA and Semiconductor Leaders Advance AI Across Chip Design and Manufacturing for AI-De》，详见原文链接。
NVIDIA Newsroomen - OpenAI and Synopsys partner to build "GPT-Synopsys" for autonomous chip design
OpenAI 与 Synopsys 合作开发能直接操作 EDA 工具的芯片设计专用模型 GPT-Synopsys。
Tom's Hardware AIen - AI chip designIEEE Spectrumen